FET増幅回路の設計

1. 固定バイアス回路

ほとんど使用されないので省略。



2. 自己バイアス回路の設計

バイアス回路とは何かについては、電子回路の FETの項を参照してください。


1. 自己バイアス回路の構成
   
   
   
2. 前提条件
   
   (1)電源電圧: V_DD
   (2)ドレイン電流(V_GS = 0): I_DSS
   (3)ピンチオフ電圧: V_P
   (4)相互コンダクタンス(V_GS = 0): y_fs
   (5)FETの動作点におけるI_Dは(1/2)I_DSSに設定する。
   
   (6)FETのドレイン〜ソース間電圧はV_DSに設定する。
   (しばしば、V_DSはV_DDの1/2〜(V_DD-Vs)の1/2あたりに
   設定しましす。) (2024/5/18追記)
   
   
3. バイアス回路の設計手順
   
   (1)R_Sの計算
   
   自己バイアス回路の構成から次の式が成り立ちます。
   V_S = R_S * I_D
   FETのゲート(G)は抵抗器(R_G)によりグランドに接続されているので
   V_G = 0[V]
   です。従って、FETのバイアス電圧V_GSは
   V_S + V_GS = 0
   ∴ V_GS = −V_S
   ∴ V_GS = −R_S * I_D　・・・・・　(1)
   
   一方、FETの伝達特性は次の2次式で近似できます。
   I_D = I_DSS ( 1 - |V_GS／Vp|)² 　・・・・・　(2)
   
   条件(5)より、FETの動作点としてI_Dを(1/2)I_DSSに設定するとすれば
   I_D = (1/2)I_DSS　・・・・・　(3)
   
   (3)式を(1)式と(2)式にそれぞれ代入してI_Dを消去します。
   V_GS = −R_S * (1/2)I_DSS　・・・・・　(4)
   (1/2)I_DSS = I_DSS ( 1 - |V_GS／Vp|)²
   ∴ 1/2 = ( 1 - |V_GS／Vp|)²　・・・・・　(5)
   
   (4)式を(5)式に代入してV_GSを消去し、式を変形すると
   1/2 = ( 1 - |−R_S * (1/2)I_DSS／Vp|)²
   1/√2 = 1 - |−R_S * (1/2)I_DSS／Vp|
   1/√2 = 1 - R_S * |(1/2)I_DSS／Vp|
   R_S * |(1/2)I_DSS／Vp| = 1 - 1/√2
   R_S = (1 - 1/√2) * |2 * Vp／I_DSS|
   R_S = (1 - 1/√2) * 2 * |Vp／I_DSS|
   ∴ R_S ≒ 0.6 * |Vp／I_DSS|　・・・・・　(6)
   
   を得ます。また、
   y_fs = 2 * |I_DSS／Vp|
   
   の関係があるので、これを(6)式に代入すると
   R_S ≒ 0.6 * (2 ／ y_fs)
   ∴ R_S ≒ 1.2 ／ y_fs 　・・・・・　(7)
   
   と表すことも出来ます。
   これら、Vp、I_DSS、y_fsなどはいずれもFETのデータシートで 与えられています。
   ただし、(2)式が近似式であることや、Vp、I_DSS、y_fsに バラツキがあることなどから
   (データシートの記載値はtyp値)、(6)式での計算値と(7)式での計算値は
   多少異なることが多いです。
   
   
   (2)R_Dの計算
   
   自己バイアス回路の構成から
   V_DD - V_DS = I_D * (R_D + R_S)
   
   これに(3)式を代入すると
   R_D = 2 * (V_DD - V_DS)／ I_DSS−R_S
   
   を得ます。
   
   
   (3)R_Gの計算
   
   R_Gはゲート端子の電位を0[V]に決める働きがありますが、
   電流は流れないので、バイアス回路の観点からは任意に決められます。
   ただし、R_Gは交流的には入力インピーダンスに影響します。
   また、ドレイン(D)からゲート(G)に向けてわずかにもれ電流があるので
   極端に大きな値にしてしまうと、直流的にも影響が出る可能性があります。
   (もれ電流の最大値はデータシートに記載があります。)
   

3. 自己バイアス回路の応用

抵抗(Rs)の両端の電圧(Vs)は V_S = −R_S*I_D
で決まることから、動作点を決めると自動的に決まってしまいます。
しかし実際の設計では、この値よりVsを高くしたい場合の生じることがあります。
そこで、ゲート電圧を高くするために、下図のように抵抗器R₁、 R₂
を接続するとゲートの直流電圧V₁を0[V]から V₁ = R₂／(R₁ + R₂) * V_DD
とすることで、Vs(=V₁−V_GS)を任意に設定出来ます。
つまりV_DDをR₁とR₂で 分圧したことになります。


このときR₁とR₂により入力インピーダンスが 下がってしまう
ことを嫌う場合は、さらに下図のようにR_Gを追加します。
R_G >> R₁, R₂に選定すればFETの 高入力インピーダンスを
損なわずに済みます。


FET増幅回路を設計する場合、まずFETに流すドレイン電流I_D (=ソース電流)を決めた後、
増幅回路各部の電圧配分を決めると、設計し易いかと思います。
電圧配分の決定にあたっては、ゲート〜ソース間電圧V_GSがいくらになるかを
知りたくなるのですが、FETのゲート電圧とドレイン電流の関係は下記の式で近似出来ます。
I_D = I_DSS ( 1 - |V_GS／Vp|)²

I_DSSとVｐはFETを選定すると決まります。またI_Dを(1/2)*I_DSS とすれば、
この式をV_GSについて解くと
|V_GS| = (1 - 1/√2)*|Vp|
∴　|V_GS| ≒ 0.3*|Vp|

の式を得ます。
V_GSが決まれば、
V₁ = V_GS + V_S

の関係があるので、V_Sを決めれば、V₁が決まり、
または、V₁を決めれば、V_Sが決まります。

そうすると、
Rs = V_S / I_D

となります。また、
V₁ = R₂ / (R₁ + R₂) * V_DD

となるように、R₁とR₂を決めます。
FETのゲート(G)には電流が流れないので、バイポーラ・トランジスタのように
R₁とR₂に大きな電流(ブリーダ電流)を流す必要はありません。

また、(V_DD-V_S)が(V_D+V_DS)となるので、 V_Dの配分を決めれば
R_D = V_D / I_D

となります。



4. FETの1石増幅回路の設計

1. ソース接地増幅回路(交流負帰還なし)
• 回路の解析
電子回路の接合型FETの ソース接地増幅回路(交流負帰還なし)を参照してください。

• 設計事例
FETのデバイス実験の ソース接地増幅回路(交流負帰還なし)などを参照してください。



2. ソース接地増幅回路(交流負帰還あり)
• 回路の解析
電子回路の接合型FETの ソース接地増幅回路(交流負帰還あり)を参照してください。

• 設計事例
FETのデバイス実験の ソース接地増幅回路(交流負帰還あり)などを参照してください。



3. ドレイン接地増幅回路
• 回路の解析
電子回路の接合型FETの ドレイン接地増幅回路を参照してください。

• 設計事例
FETのデバイス実験の ドレイン接地増幅回路などを参照してください。



4. ゲート接地増幅回路
工事中です。




5. 2段直結増幅回路(ソース接地〜ソース接地の設計)(工事中)

接合型FETによるアナログ増幅回路で2段直結回路というのは
ほとんど(全く?)見かけません。(^^;
ネットで検索しても全くヒットしません。
おそらくメリットが全くないからだと思われます。
その理由としては◆後報◆


1. 回路図



2. 交流等価回路


3. 入力インピーダンス


4. 出力インピーダンス


5. 電圧増幅度


6. 入力カップリング・コンデンサーの影響


7. 出力カップリング・コンデンサーの影響



6. 2段直結増幅回路(ソース接地〜ドレイン接地)の設計(工事中)

1. 回路図


2. 交流等価回路


3. 入力インピーダンス


4. 出力インピーダンス


5. 電圧増幅度


6. 入力カップリング・コンデンサーの影響


7. 出力カップリング・コンデンサーの影響



7. 差動増幅回路の設計の設計(工事中)

1. 回路図


2. 交流等価回路


3. 入力インピーダンス


4. 出力インピーダンス


5. 電圧増幅度


6. 入力カップリング・コンデンサーの影響


7. 出力カップリング・コンデンサーの影響



8. 直流増幅回路の設計(工事中)

9. 電力増幅回路の設計(工事中)