ＮＡＮＤによるスルーラッチ

1. 回路の機能

RS-フリップ・フロップと 同様に1bitの情報を記憶出来る回路ですが、
D端子の値をEN端子の制御により内部に読み込み込んで記憶するような
動作をします。別名、Dラッチとも言います。

EN端子(Enable)が"H"のときはD端子の値がそのままQp端子に現れます
(スルー(through)状態)。EN端子が"L"に変化したとき、変化した時点での
D端子の値がQp端子に保持されます。EN端子が"L"の状態でD端子の値が
変化してもQpの値は変化しません。
・動作波形の例


実はスルーラッチは今ではあまり使用されません。
現在、記憶素子として最もよく使用されるのはD-フリップ・フロップです。
D-フリップ・フロップではスルー動作がなく、下図のようにクロック端子(CKn)の
立ち下がりでD端子の値を読み込み、Qp、Qnに反映します。(立上がりタイプもある)
このような動作はエッジ・トリガなどとも言います。


D-フリップ・フロップをNANDで構成するためには更に多くのNANDを組合わせて
タイミングを調整する必要があるため、ここでは扱いません。



2. 回路図

(1)NANDによるスルーラッチ


(2)シンボル化したスルーラッチの例
スルーラッチ(やD-フリップ・フロップ)は論理回路の中でたくさん使用されるため
専用のシンボルが用意されています。
下図の他に、Qn端子がないものなど、いくつかバリエーションがあります。




3. 回路の動作

回路図において、信号名の最後にnがついた信号は"L"でアクティブ(有効)で
あることを示し、負論理の信号と言います。
また、信号Qnは信号Qpを反転したものでもあります。
なお、信号名の最後にnを付けて負論理を表すやり方は、
必ずしも一般的ではありません。


1. EN="H"のとき
(1-1)D="L"のとき
　D="L"なのでsn="H"となります。そうするとEN="H"なので、rnは"L"となります。
　sn="H"、rn="L"なのでリセット動作となり、Qp="L"、Qn="H"となります。
　この結果、QpはDと同じ"L"となります。

(snのsは小文字なので大文字のSpの反転ではありません。
　rnは結果的にRpの反転ですが。念のため。)

(1-2)D="H"のとき
　EN="H"かつD="H"なのでsn="L"となります。そうするとrnは"H"となります。
　sn="L"、rn="H"なのでセット動作となり、Qp="H"、Qn="L"となります。
　この結果、QpはDと同じ"H"となります。


このように、EN="H"のときQpはDと同じ値になるので、
スルー動作をしていることになります。


2. EN="L"のとき
　sn="Hかつrn="H"となります。なので、Dに関係なく、
　Qp、Qnは保持動作となります。


以上の動作を真理値表で表すと下記となります。


EN	D	Qp	Q*
L	X	保持	保持
H	L	L	H
H	H	H	L


動作波形の例(再掲)




4. スルーラッチを同期方式で使用する

応用として、T-フリップフロップを実現することを考えます。
D-フリップフロップなら次のように接続するとT-フリップフロップを
簡単に構成出来ます。


前回のクロックで読み込んだ値の反転(Qn)を次のクロックの
タイミングで読み込めば、クロックの度にQp、Qnが反転し、
T-フリップフロップとなります。

CKn↓に対しQnの変化はディレイにより少し遅れるので
Dは前回のQnの値を確実に記憶出来ます。
厳密にはセットアップ時間、ホールド時間、
クロック・スキューなどの議論が必要です。

ところがスルーラッチでは同じことが出来ません。QnをDに直接戻すと、
EN="H"のときインバータの入出力を接続したのと同じ論理になるので
発振してしまうからです。


そこで、ふたつのスルーラッチを"H"レベルがオーバーラップしない
2相クロック(φ1、φ2)で動作させます。


このようにするとふたつのスルーラッチが同時にスルーになることはないので
うまく動作します。スルーラッチが多くなる大きなシステムの場合、クロックを
更に3相、4相にすることも考えられます。


しかし、このようにスルーラッチが増えるならば、最初からD-フリップフロップを
使えばよいではないか、という話になりますし、D-フリップフロップならクロックも
1相で済みます。またIC化した場合もわざわざスルーラッチにする必要がないので
今ではとくに理由がない限りD-フリップフロップを使うのが標準になっています。
(余談ですが、昔ECL(Emitter-coupled logic)などでは発熱などの制約でICの
集積度が上げられなかったことから、少ないゲート数で実現出来るスルーラッチを
標準で使うこともあったようです。)




5. 今後の課題

1. NANDで実現したRS-FFついて動作確認を行う
トランジスタ・パルス回路の実験− DTL-NANDによるスルーラッチの実験に記載予定。




6. 参考文献

1. とくになし



7. 関連項目

1. トランジスタ・パルス回路の解析− ＮＡＮＤによるＲＳ−ＦＦ
2. トランジスタ・パルス回路の解析− DTLによるNAND
NANDの実現方法はバイポーラ・トランジスタである必要はなく
FETやCMOSでも構わないので、NANDによるFFの実現は論理回路における
一般的な理論になります。