JH8CHUのホームページ>マイ・コンピュータ

マイ・コンピュータ(My (Micro) Computer)


システム構成図(案)掲載(2006/12/16)
1号機のスロット構成案掲載(2013/02/18)
H8バスの信号線一覧(案)掲載(2013/03/04)
開発計画を見直し(2023/03/31)
  1. 0号機

    1. H8マイコンをシングル・チップ・モードで使う。

    2. I2C ROM I/F

    3. VTLの移植

    4. 仮想機械の移植

    5. アセンブラの移植

    6. FORTHの移植

    7. OS/4の移植

    8. ロボット制御への応用

    9. シンセサイザーの自動演奏への応用

  2. 1号機

    1. システム構成図(案)


    2. スロット構成案
    3. スロットNo.オリジナルCPU
      (TTL版)
      オリジナルCPU
      (FPGA版)
      H8マイコン版
      1DMAインタフェースDMAインタフェース(予備)
      2SVP + I2C-ROM FPGA CPU H8マイコンCPU
      +シリアル
      3TTL CPU
      4VRAM
      5キーボード(PS2) + I/O
      6Fileインタフェース(IDE)
      7LANインタフェース(10BaseT
      8予備(USB、または拡張バス etc.)

    4. バックボード信号線一覧(案)
    5. 信号名の末尾が_Nの信号は負論理を表す。
      信号名本数機能備考
      CLK1システム・クロック周波数仕様未決
      RST_N1システム・リセット 
      A16アドレス 
      D8データ 
      AS_N1アドレス・ストローブ 
      RD_N1リード・ストローブ 
      WR_N1ライト・ストローブ 
      WAIT_N1ウェイト要求 
      RD_N1リード・ストローブ 
      BREQ_N1バス権の解放要求 
      BACK_N1バス権の使用許可 
      CS_N6エリア選択のストローブ 
      INT_N5割込み要求オープン・ドレイン
      VCC3電源(5V) 
      GND3グランド 
      信号線合計50  


    6. CPUボード

    7. 電源

    8. SDカード・インタフェース

    9. 仮想アセンブラ移植

    10. FORTH移植

    11. ATAインタフェース

    12. LAN(10base-T)インタフェース

    13. USBインタフェース


  3. 2号機(CPU変更検討中)

    1. システム構成図(案)


  4. 3号機(止める予定)

    1. システム構成図(案)


  5. OS


JH8CHUのホームページ>マイ・コンピュータ


Copyright (C)2006, 2013, 2023 Masahiro.Matsuda(JH8CHU), all rights reserved.